Experimental research on space single event effects on homemade SoC device
-
摘要: 国产某型号导航SoC器件采用55 nm商用工艺生产。针对该型器件的辐射敏感性分析表明其易受单粒子效应影响，为此利用重离子加速器完成空间单粒子辐照的地面模拟试验，考查器件的单粒子效应，为其空间应用提供数据支撑。结果表明：器件抗单粒子锁定的LET阈值大于81.4 MeV·cm2/mg，满足空间应用指标要求；但器件对单粒子翻转和单粒子功能中断较为敏感。利用ForeCAST软件计算得到GEO、Adams 90%最坏环境模型，3 mm(Al)屏蔽条件下器件的DFT模式单粒子翻转率为6.80×10-8 d-1·bit-1，SRAM模式单粒子翻转率为5.61×10-11 d-1·bit-1，单粒子功能中断率为5.24×10-5 d-1，在轨应用时需要采取相应的防护措施。Abstract: A certain homemade aerospace SoC device is manufactured by the 55 nm commercial process. The in-depth analysis of radiation vulnerability of this kind of device indicates that the space single-particle effects deserve a special attention. In this paper, the heavy ions from the high-energy accelerator are used to conduct the space single-particle simulation test. It is shown that the LET threshold of the device’s anti-SEL ability is greater than 81.4 MeV·cm2/mg, which meet the requirement for the inflight application. The device is sensitive to the single event upset(SEU) effect. The SEU probability under the SCAN chain mode calculated by the ForeCAST software is 6.80×10-8 times per day per bit. So it is necessary to take protection measures against the single event upset in orbit applications.
-
0. 引言
导航卫星主要运行在地球静止轨道（GEO）和中地球轨道（MEO）。在GEO，卫星受到银河宇宙线和太阳宇宙线的重离子辐射的影响，其半导体器件会产生瞬时或永久性辐射效应，导致器件性能退化或功能丧失，进而引发卫星在轨异常。
国产NS9xxU型SoC器件是一款用于GEO导航卫星的多频多模信号处理器件，采用体硅55 nm 1P7M CMOS工艺制造，电路规模约为3000万门。器件由导航基带、外设接口及处理器部分组成[1-3]，最多可支持7个频点的A/D数据输入，包括GPS的L1、L2频点，北斗的B1、B2、B3频点以及Glonass的 L1f、L2f频点。捕获模块支持对上述频点的快速捕获；跟踪模块实现对上述频点的跟踪。导航基带模块可实现跟踪通道环路的闭环跟踪，包括载波环跟踪和码环跟踪[4]。外设接口应包含Uart、SPI、SPF、I2C、GPIO、看门狗和1PPS等接口。SoC器件能通过CAN或1553B总线与星务进行数据交互[5]。处理器部分采用双核结构，具有：1）内部运算单元完成指令的解析运算；2）PLL部分支持处理器时钟的工作频率配置；3）SRAM单元供程序的在线运行；4）数据交互功能[6]。因器件结构复杂且对辐射敏感，空间应用须关注其抗辐射能力是否满足要求。
本文针对SoC器件，结合器件功能及应用于GEO的环境剖面，开展空间单粒子辐射敏感性分析，设计器件单粒子效应测试系统，并利用HI-13串列加速器及HIRFL回旋加速器开展地面模拟重离子单粒子效应测试及分析；结合ForeCAST在轨预示软件，对器件在轨单粒子翻转率进行计算，为器件的空间应用提供参考。
1. 器件功能及辐射敏感性分析
1.1 器件功能性能
该SoC器件的功能验证重点针对其基带功能和CPU内核功能，主要包括电路基本功能模块、接口模块、程序加载、数据交互等功能[7]。器件功能见图1。
基带功能指器件对各频点导航信号的捕获跟踪覆盖性；CPU内核功能包含加载运行功能、Timer定时器、WatchDog功能、GPIO功能、同步串口功能、EBI总线功能以及双核数据交互功能等[8]。
根据SoC器件的功能和典型应用，设计了器件的应用偏置电路板，其原理如图2所示。典型应用电路按照SoC应用于整机系统的基带板实际电路进行设计[9]。电路板内部配置2个导航信息处理单元，外部输入的射频信号经过功分器分路后分别送入这2个导航信息处理单元；再经功分器和射频滤波器的分路和选频后，分别输出至2片射频信号处理器件；每片射频信号处理器件包含2路下变频及A/D采样处理通道，可处理2个频点的模拟导航信号，并直接输出数字采样信号[10]。2个导航信息处理单元在硬件设计上完全相同且物理设计完全独立，因此本文仅以其中1个单元为例进行描述。
经射频信号处理器件采样后的数字中频信号送至SoC的Baseband模块，完成导航信号的捕获、跟踪和环路处理。SoC内部的SCore用于定位解算，由其从Baseband模块中获得卫星的累加量和测量量数据，根据累加量数据对载波残余频/相差和伪码残余相差进行修正，根据测量量数据获得各跟踪卫星信号的伪距信息，经过解算后生成定位和定速结果[11]。
定位解算完成后，由SCore通过片内交互单元将定位数据和测量量数据发送给MCore，由其利用带轨道动力学模型的卡尔曼滤波算法完成实时定轨解算。最后由MCore利用同步串口将解算数据、遥测数据、测量量数据等通过板件连接器发送给用户[12]。
1.2 辐射敏感性分析
CMOS工艺器件的空间辐射效应包括电离总剂量效应和单粒子效应。前者主要作用于器件的氧化层，如栅氧和场氧等区域，在Si/SiO2界面形成损伤。对于NS9xxU型SoC器件，其典型栅氧厚度为30 Å，理论分析认为超薄栅氧对电离总剂量效应有一定的防护能力；而且前期试验数据表明，该型SoC的抗电离总剂量辐射能力大于100 krad(Si)，满足一般宇航型号的抗总剂量辐射指标要求。
采用CMOS工艺制造的典型SoC器件内部功能复杂，包含寄存器、存储器等结构，因此极易发生单粒子翻转（SEU）和单粒子功能中断（SEFI）；而且器件采用CMOS双阱工艺制造，存在NPNP的晶闸管寄生结构，在单粒子入射情况下，可能触发晶闸管结构，导致电离产生的瞬态电流被放大，诱发单粒子锁定效应（SEL）。因此，本文重点针对NS9xxU型SoC的单粒子效应，特别是单粒子翻转、单粒子功能中断和单粒子锁定效应开展试验研究。
2. 单粒子试验方案
利用重离子对NS9xxU型SoC器件开展单粒子效应测试试验。试验分别在中国原子能科学研究院的HI-13串列加速器及中国科学院兰州近代物理研究所的HIRFL回旋加速器上进行。具体试验方案如下。
2.1 试验样品
NS9xxU型SoC采用体硅55 nm 1P7M CMOS工艺制造，Q208P2封装。试验前对器件进行化学、机械开封装，使内部芯片裸露，便于加速器离子进行辐照。试验样品共3只，分别编号为1#、2#、3#。
2.2 试验测试系统
根据器件功能和应用条件设计了单粒子效应测试系统，主要包含可编程直流电源、硬件板卡及上位机等。如图3所示，由NI可编程电源通过电源接口为待测器件供电，上位机对器件输出状态进行实时监测。
![]()
图 3 单粒子效应测试系统硬件组成示意Figure 3. Schematic diagram of the hardware system for single particle test整个板卡主要包括对外接口、FPGA控制单元和SoC测试芯片3部分。系统对外接口包括电源接口和DB9串口，外接电源通过电源接口接入到板卡中的电源转换芯片，由该芯片完成电压转换后提供给整个系统。FPGA控制单元完成系统测试控制和数据交互工作。
测试时，FPGA控制单元接收来自上位机的控制指令，做出响应，输出相关的测试激励；SoC接收到测试激励后在辐照环境下完成响应，即相应的功能测试，并将测试结果打包送至FPGA控制单元；FPGA控制单元收到测试结果后，负责将其通过DB9接口发送至上位机中进行显示和储存。
2.3 试验测试内容
2.3.1 单粒子翻转测试
对被测器件进行单粒子效应测试时，测试系统主要是使被测器件处在工作状态，同时监测被测器件对单粒子翻转的敏感性。具体测试步骤见图4。当累积注量达到107粒子/cm2或约定条件（如出错总数达到100）时，测试人员可通过测试软件结束本次测试，切换器件模式或粒子种类，进行后续辐照试验。
单粒子翻转测试中的主要模式配置如下：
1）SRAM测试
FPGA配置SoC电路为SRAM在TRM模式下进行翻转检测，向连续的地址写入0xaaaaaaaa，32个地址作为1个单位；写入数据后，对其进行循环读取，将第N次的读取数据作为第N+1次读取数据的比对标准，如果发生错误，错误数累加；累积辐照至规定注量，停止粒子辐照，对器件进行复位，然后继续进行辐照测试；重复上述操作至错误总数或累积总注量达到预设值，试验停止。
2）DFT测试
FPGA根据接收到的上位机指令，将SoC电路配置为DFT模式，管脚DFT_BIST_MODE配置为0，管脚DFT_SCAN_MODE配置为1，使能信号管脚DFT_SCAN_MODE配置为1，输入时钟引脚为AD_CLK。AD_DATA_L[15:0]、AD_DATA_H[15:0]、M_UART0_RXD、M_UART0_TXD、M_UART1_RXD、M_UART1_TXD、M_SPF_S_SCK、M_SPF_S_CS、M_SPF_S_DAT、M_SPF_M_SCK管脚为扫描输入，扫描观测输出为EBI_ADDR[22:0]、EBI_DATA[15:0]、EBI_OEN，SoC内部所有扫描链可遍历绝大多数寄存器。
测试激励参考常规功能测试的DFT测试码。
测试分为带TRM和无TRM的扫描链2种测试模式，分别记录试验结果。对带TRM的扫描链累积辐照至规定注量，停止粒子辐照，对器件进行复位，然后继续进行辐照测试，重复上述操作至错误总数或累积总注量达到预设值，试验停止。
2.3.2 单粒子功能中断测试
1）UART模块
①设置UART0波特率为115 200，1位停止位，无校验，收发使能；
②FPGA控制器端将UART0串口的发送端和接收端相连；
③测试内部UART0的寄存器初始状态；
④CPU向UART0写数据（5×32 bit），同时将写入的数据通过FPGA控制端发送给UART0；
⑤CPU读取FPAG控制端发送的数据，与CPU写入数据进行比较，以验证数据传输的正确性。
2）TIMER定时器模块
①设置TIMER0/TIMER1为周期模式，步进精度为0级，32 bit宽度，循环模式，将50 ms的定时初值写入定时器；
②在定时器中断中，配置GPIO20，使其产生周期为100 ms的方波输出给FPGA控制端；
③FPGA控制端对输入方波进行测试，如果测试结果正确，则通过触发SoC的GPIO19管脚，产生GPIO中断，告知CPU测试结果。
3）SPI模块
①配置SPI空闲时钟为高，数据传输低位优先，奇数边沿采样，使能SPI模块；
②通过SPI总线，向W25X20 Flash最后一个片区写入数据（256×32 bit）；
③CPU通过SPI总线读取W25X20 Flash最后一个片区写入的数据，与CPU写入数据进行比较，以验证数据传输的正确性。
4）EBI模块
①配置EBI片选0为访问Flash时序；
②通过EBI总线接口，向EBI Flash最后一个片区写入数据（256×32 bit）；
③CPU通过EBI总线接口读取EBI Flash最后一个片区写入的数据，与CPU写入数据进行比较，以验证数据传输的正确性。
5）GPIO模块
①配置GPIO23（主核GPIO23，从核GPIO29）为GPIO输出，GPIO24（主核GPIO24，从核GPIO30）为输入；
②通过FPGA控制端将GPIO23/GPIO29与GPIO24/GPIO30连接；
③CPU配置GPIO23/GPIO29为高低电平输出后，再读取GPIO24/GPIO30的相应输入值，进行比较以验证GPIO的正确性。
6）SPF模块
①配置SPF1为主模式发送、SPF0为从模式接收，片选低有效，字节内bit由低到高，时钟空闲为高；
②FPGA控制端将SPF1与SPF0的时钟、片选、数据线相连接；
③CPU通过SPF1发送数据（5×32 bit），将SPF0接收到的数据与发送数据进行比较，以验证SPF模块传输的正确性。
7）核中断模块
①配置主、从核模块各自的核中断功能；
②在主核中CPU轮询触发从核的8个核中断；
③在从核中断服务函数中，通过共享寄存器给主核以应答；
④主核读取共享寄存器，判断从核是否能够正常响应核中断；
⑤在从核中CPU轮询触发主核的8个核中断；
⑥在主核中断服务函数中，通过共享寄存器给从核以应答；
⑦从核读取共享寄存器，判断主核是否能够正常响应核中断。
8）浮点计算模块
在该模块中，通过一段计算Π的算法函数进行验证。CPU每执行1次该算法程序，就将计算出的Π值与理论值进行比较，以验证CPU 的浮点计算功能。
2.3.3 单粒子锁定测试
对被测器件进行单粒子锁定测试时，辐照过程中测试器件在电源电压上拉10%、最高工作频率条件下的功能输出及工作电流，当被测器件的工作电流突然大于设定值（如，正常工作电流的1.5倍），表明器件功能异常；若停止辐照后器件功能不能自行恢复，重新上电后可恢复正常，则判断器件发生单粒子锁定。
3. 试验结果分析
利用HI-13串列加速器及HIRFL回旋加速器产生的Si、Ti、Ge、Ta离子对器件开展了单粒子效应测试，其中Ta离子、Ge离子、Ti离子和Si离子的LET值分别为81.4、37.4、21.8、21.8 MeV·cm2·mg-1。单粒子翻转截面数据处理结果见表1。需要说明的是：因试验采用多个样品重复进行，部分试验轮次单粒子翻转未达到100次，但已满足翻转截面数据统计的需求，可结束该轮次试验。
表 1 单粒子翻转截面数据处理结果Table 1. Results of cross-section of single event effect测试模式 入射离子 截面/器件 测试模式 入射离子 截面/器件 DFT Ta 3.51×10-2 DFT Ti 9.50×10-3 SRAM 1.90×10-4 SRAM 4.69×10-5 功能 8.57×10-6 功能 4.10×10-6 DFT Ge 3.30×10-2 DFT Si 5.18×10-3 SRAM 7.11×10-5 SRAM 1.54×10-5 功能 4.42×10-6 功能 5.72×10-7 4. ForeCAST软件拟合计算结果
利用中国空间技术研究院具有自主知识产权的单粒子效应预示软件ForeCAST对NS9xxU型SoC器件的单粒子翻转和功能中断截面进行拟合计算，所用的4种离子以及截面参数参见表1。
DFT模式单粒子翻转截面与LET值变化曲线如图5所示，饱和截面为3.505×10-2 cm-2·bit-1，取10%饱和截面对应LET值13.7 MeV·cm2/mg为阈值，资源数499 033 bit，在GEO、Adams 90%最坏环境模型，3 mm(Al)屏蔽条件下，计算得到器件DFT模式单粒子翻转率为6.80×10-8 d-1·bit-1。
![]()
图 5 DFT模式单粒子翻转截面与LET值变化曲线Figure 5. Single event upset cross section vs. LET value for DFT modeSRAM模式单粒子翻转截面与LET值变化曲线如图6所示，饱和截面为1.9×10-4 cm-2·bit-1，取10%饱和截面对应LET值12.8 MeV·cm2/mg为阈值，资源数14.8 Mbit，在GEO、Adams 90%最坏环境模型，3 mm(Al)屏蔽条件下，计算得到器件SRAM模式单粒子翻转率为5.61×10-11 d-1·bit-1。
单粒子功能中断截面与LET值变化曲线如图7所示，饱和截面为8.57×10-6 cm-2/器件，取10%饱和截面对应LET值10.18 MeV·cm2/mg为阈值，在GEO、Adams 90%最坏环境模型，3 mm(Al)屏蔽条件下，计算得到器件单粒子功能中断率为5.24×10-5 d-1。
![]()
图 6 SRAM模式单粒子翻转截面与LET值变化曲线Figure 6. Single event upset cross section vs. LET value for SRAM mode![]()
图 7 单粒子功能中断截面与LET值变化曲线Figure 7. Single event functional interruption cross section vs. LET value5. 结束语
对某多频多模导航SoC器件进行单粒子效应测试可以看出：该器件在Ta离子辐照下的单粒子锁定阈值为81.4 MeV·cm2/mg，满足地球轨道航天器对单粒子锁定效应的指标要求（SEL阈值LET≥75 MeV·cm2/mg）。
然而该器件对单粒子功能中断效应和单粒子翻转效应比较敏感，主要原因可能是55 nm工艺条件下，器件有源区面积显著缩小，进而导致器件对于单粒子入射电离出电子‒空穴对的灵敏体积减小；因此，相比0.13 μm以上工艺节点的器件，55 nm工艺器件更容易导致存储节点发生翻转。针对本文中的导航SoC电路，在具体使用时需要采取相应的加固措施，例如，需要在系统级进行定时刷新或对SRAM区采取EDAC校验，以满足宇航型号的抗单粒子翻转要求，保证卫星在轨可靠运行。
-
![]()
图 3 单粒子效应测试系统硬件组成示意
Figure 3. Schematic diagram of the hardware system for single particle test
![]()
图 5 DFT模式单粒子翻转截面与LET值变化曲线
Figure 5. Single event upset cross section vs. LET value for DFT mode
![]()
图 6 SRAM模式单粒子翻转截面与LET值变化曲线
Figure 6. Single event upset cross section vs. LET value for SRAM mode
![]()
图 7 单粒子功能中断截面与LET值变化曲线
Figure 7. Single event functional interruption cross section vs. LET value
表 1 单粒子翻转截面数据处理结果
Table 1 Results of cross-section of single event effect
测试模式 入射离子 截面/器件 测试模式 入射离子 截面/器件 DFT Ta 3.51×10-2 DFT Ti 9.50×10-3 SRAM 1.90×10-4 SRAM 4.69×10-5 功能 8.57×10-6 功能 4.10×10-6 DFT Ge 3.30×10-2 DFT Si 5.18×10-3 SRAM 7.11×10-5 SRAM 1.54×10-5 功能 4.42×10-6 功能 5.72×10-7 
下载: 导出CSV
-
[1] 王阳元. 21世纪硅微电子技术三个重要发展方向: 缩小器件尺寸、系统集成芯片(SoC)、产业增长点[J]. 华东科技, 2007(5): 86-88 [2] 刁胜龙, 韩洤, 童雨, 等. 塑封SoC器件鉴定试验方法研究[C]//2019航空装备服务保障与维修技术论坛暨中国航空工业技术装备工程协会年会. 南昌, 2019 [3] YOUNGBLOOD R. 测试复杂的多总线SoC器件[J]. 电子设计应用, 2004(4): 20-22 [4] 胡志勇. 挑战现有测试技术的SoC器件[J]. 世界电子元器件, 2004(3): 75-77 DOI: 10.3969/j.issn.1006-7604.2004.03.025 HU Z Y. SoC challenge of present testing method[J]. Global Electronics China, 2004(3): 75-77 DOI: 10.3969/j.issn.1006-7604.2004.03.025
[5] MARENA T. RISC-V: 改变SoC器件的开发[J]. 中国电子商情: 基础电子, 2017(12): 34-35 [6] 王少军, 马宁, 厉明坤, 等. 空间辐射环境下可编程SOC器件单粒子翻转检测系统及方法: CN106484581A[P]. 2017-03-08 [7] 李小波, 段青亚, 杨阳. 宇航用SoC可靠性设计方法研究[C]//中国宇航学会. 2014航天可靠性学术交流会. 北京, 2014 [8] 黄嵩人, 魏敬和, 虞致国, 等. 基于功能的SoC可测试性设计及系统级调试[J]. 电子器件, 2008, 31(4): 1210-1213 DOI: 10.3969/j.issn.1005-9490.2008.04.036 HUANG S R, WEI J H, YU Z G, et al. SoC DFT design based on function and ESL debug[J]. Chinese Journal of Electron Devices, 2008, 31(4): 1210-1213 DOI: 10.3969/j.issn.1005-9490.2008.04.036
[9] 王立华. 基于FPGA的系统芯片（SoC）原型验证研究与实现[D]. 济南: 山东大学, 2006 [10] 孙磊, 张颖, 潘亮. CMOS SoC芯片ESD保护设计[J]. 中国集成电路, 2011(8): 39-45 SUN L, ZHANG Y, PAN L. ESD protection technology of CMOS SoC IC[J]. China Integrated Circuit, 2011(8): 39-45
[11] ROWEN C, 锄禾. SoC处理器的定标原则[J]. 电子设计应用, 2003(4): 7-9 [12] 黄辰. 一种基于FPGA的SoC设计[J]. 电脑知识与技术, 2014(31): 7480-7482 -
期刊类型引用(1)
1. 贺朝会，陈伟，韩建伟，刘曦，李宁，陈睿，罗尹虹，姚志斌，李培，丁李利，吴道伟. 新型微系统的辐射效应与抗辐射加固技术. 中国科学:物理学 力学 天文学. 2024(03): 5-22 . 
百度学术
其他类型引用(3)
计量
- 文章访问数: 227
- HTML全文浏览量: 37
- PDF下载量: 50
- 被引次数: 4
